CWE ID: 1332
Name: Improper Handling of Faults that Lead to Instruction Skips
Das Gerät weist entweder eine fehlende oder fehlerhafte Schaltung oder Sensoren auf, die das Überspringen von sicherheitskritischen CPU-Instruktionen erkennen und abmildern sollen, wenn diese auftreten.
Effektivität: Unknown
Beschreibung: Gestaltungsstrategien zur Gewährleistung eines sicheren Ausfalls, falls Eingänge, wie beispielsweise Vcc, außerhalb akzeptabler Bereiche modifiziert werden.
Effektivität: Unknown
Beschreibung: Gestaltungsstrategien zur Gewährleistung eines sicheren Verhaltens, falls versucht wird, Anweisungen zu überspringen.
Effektivität: Unknown
Beschreibung: Identifizieren Sie kritische Geheimnisse, die im Fehlerfall gelöscht werden sollten, und entwerfen Sie einen Mechanismus zur Durchführung dieser Löschung.
Effektivität: Unknown
Beschreibung: Implementieren Sie Redundanz durch mehrfache Ausführung einer Operation, entweder räumlich oder zeitlich, und führen Sie eine Mehrheitsentscheidung (majority voting) durch. Zusätzlich sollen die Ausführungszeiten von bedingten Anweisungen unvorhersehbar gemacht werden.
Effektivität: Unknown
Beschreibung: Nutzen Sie redundante Operationen oder canaries, um Fehler zu erkennen und darauf zu reagieren.
Effektivität: Unknown
Beschreibung: Stellen Sie sicher, dass die Fehlerbehebungsmaßnahmen in der Praxis ausreichend robust sind. Beispielsweise kann ein Low-Power-Detektionsmechanismus, der 50 clock cycles benötigt, um bei niedrigeren Spannungen ausgelöst zu werden, eine unzureichender Sicherheitsmechanismus sein, wenn der instruction counter bereits fortgeschritten ist, ohne dass andere CPU-Aktivitäten stattgefunden haben.
