CWE ID: 1342
Name: Information Exposure through Microarchitectural State after Transient Execution
Der Prozessor löscht den microarchitectural state nach fehlerhaften microcode assists oder spekulativer Ausführung nicht korrekt, was zu transienten Ausführungen führt.
Effektivität: High
Beschreibung: Die Hardware stellt sicher, dass keine illegalen Daten von fehlerhaften micro-ops auf der microarchitecturalen Ebene vorhanden sind.
Notizen: Da es in Silizium implementiert ist, wird erwartet, dass es die bekannten Schwachstellen vollständig adressiert und einen geringen Performance Impact hat.
Effektivität: High
Beschreibung: Die Implementierung soll Anweisungen beinhalten, die explizit Spuren unnötiger Berechnungen aus Software-Interaktionen mit microarchitectural Elements, wie z.B. lfence
, sfence
, mfence
und clflush
, entfernen.
Notizen: Dies erzwingt effektiv, dass der Prozessor jeden Speicherzugriff abschließt, bevor er zur nächsten Operation übergeht. Dies kann einen erheblichen Performance-Impact haben.